Teilweise gefördert von der Europäischen Kommission im Rahmen des FP7-Programms. Ziel des Projekts ist die Erforschung und Entwicklung eines Systems mit vorhersagbarer Laufzeit. Dazu werden die Gründe für mögliche Stillstände ermittelt und vermieden. Das T-CREST-System wird die Bestimmung der Laufzeit im schlechtesten Fall und damit den nötigen Beweis für die Systemsicherheit erleichtern. Die garantierte Rechengeschwindigkeit auf vier Prozessorkernen soll doppelt so hoch sein und auf sechzehn Kernen viermal so hoch wie bei einem Standardprozessor in derselben Technologie. Somit erreicht man für sicherheitsrelevante Anwendungen geringere Kosten und Systemkomplexität bei gleichzeitig vorhersagbar schnellerer Ausführung.
Ein mittelfristig angelegtes Projekt, das durch das Bundesministerium für Bildung und Forschung gefördert wird. Im Rahmen des Projektes soll die Integration der formalen Verifikationsprozesse der Projektpartner für C- bzw. VHDL-Programme so ausgebaut werden, dass sich die Gesamtbilanz – Prozess und Werkzeug – deutlich verbessert. So soll der Breiteneinsatz der formalen Verifikation in der Steuergeräteentwicklung, vor allem für die Automobilelektronik, ermöglicht werden.
Ein auf drei Jahre angelegtes Forschungsprojekt, das vom Europäischen ARTEMIS Joint Undertaking gefördert wird und die effektive und effiziente Validierung und Verifikation eingebetteter Systeme zum Ziel hat. Der Ansatz kombiniert fortschrittlichste modellbasierte Testverfahren mit statischen Analyse- und Verifikationsmethoden.
Noch ein europäisches Forschungsprojekt im Rahmen des ARTEMIS Joint Undertaking. Das Ziel liegt in der Effizienzsteigerung der Entwicklung eingebetteter Systeme, ihrer Sicherheitsnachweise, sowie ihrer Zertifizierungsprozesse. CESAR verfolgt einen Multi-Domain-Ansatz durch die Zusammenarbeit von Großfirmen, Zulieferern, KMUs und führenden Forschungsinstituten.
Projektpartner: AVL List, Airbus, ABB, AbsInt, Acciona, Ansaldo, Aristoteles-Universität, Thessaloniki, Astrium, ATHENA, CEA, CNRS, Fiat, Critical Software, Danieli Automation, Delphi, DLR, Dassault, EADS, Elsag Datamat, European Software Institute, Esterel, Fraunhofer Gesellschaft zur Förderung der Angewandten Forschung, Formal Software Construction, Hellenic Aerospace Industry, Infineon, INRIA, Geensoft, KTH, Messier-Bugatti, Norwegian University of Science and Technology, National Technical University of Athens, OFFIS, ONERA, BRC, Oxford University, Sagem, SIA, Siemens, SINTEF, SNECMA, Quintec, Thales, TURBOMECA, Università di Bologna, University of Manchester, Università di Trieste, Virtual Vehicle Competence Center, Volvo.
Das Projekt erstrebt eine deutliche Verbesserung des Automatisierungsgrades zur Ermöglichung vorhersagbarerer Entwicklungszyklen, um Entwicklungsrisiken und die Entwicklungsdauer zu reduzieren, sowie die Verläßlichkeit, Sicherheit, Robustheit und Fehlertoleranz zu verbessern. Im Fokus stehen dabei die Spezifikation, die Transformation und der Austausch relevanter Timinginformationen über verschiedene Schritte von AUTOSAR-basierten Entwicklungsprozessen und Toolketten hinweg.
Ein langfristig angelegtes Forschungsprojekt, das vom Bundesministerium für Bildung und Forschung gefördert wurde. Projektträger war das Deutsche Zentrum für Luft- und Raumfahrttechnik (DLR). Das Projektziel war die durchgängige, formale Verifikation von Computersystemen. Dabei wurde die korrekte Funktionsweise von Systemen, wie sie beispielsweise im Automobilbau, in der Sicherheitstechnologie und auf dem medizinisch-technischen Sektor zum Einsatz kommen, mathematisch bewiesen.
Ein mittelfristig angelegtes Forschungs- und Entwicklungsprojekt, das vom Bundesministerium für Bildung und Forschung gefördert wurde. Ziel des Projektes war es, eingebettete Systeme, wie sie beispielsweise in Autos, Flugzeugen, Handys und modernen Haushaltsgeräten Verwendung finden, sicherer zu machen. Dazu wurde ein durchgängiger Entwicklungsprozeß für solche Systeme erarbeitet, bei dem sicherheitskritische Aspekte stets berücksichtigt werden und jederzeit formal überprüft werden können.
Ein Förderprojekt aus dem 7. Rahmenprogramm der Europäischen Kommission, das eine offene und interoperable Referenztoolkette erstellte, die die Anforderungen der Industrie an Design und Prototyping von eingebetteten Systemen erfüllt.
Cluster: Compiler und Timinganalyse
Cluster: WCET-Analyse
Validierung von kritischer Software durch statische Analyse und abstrakte Testmethoden