Dr.-Ing. Jörg Herter

Dr.-Ing. Jörg Herter

Lebenslauf

Jörg Herter studierte Informatik an der Universität des Saarlandes und promovierte dort zum Doktor der Ingenieurwissenschaften. Er forschte sowohl an der Universität des Saarlandes als auch an der Hochschule für Technik und Wirtschaft des Saarlandes (HTWdS). Sein derzeitiges Arbeitsgebiet umfaßt das Thema funktionale Sicherheit sowie die formale Validierung und Verifikation sicherheitskritischer Software.

Jörg Herter arbeitet als leitender technischer Berater bei AbsInt und hält regelmäßig Vorlesungen über statische Programmanalyse, eingebettete Systeme und Übersetzerbau an der Hochschule für Technik und Wirtschaft des Saarlandes sowie an der Universität Luxemburg. Sie treffen ihn auch immer wieder auf den vielen Messen, Konferenzen und Ausstellungen, auf denen AbsInt jedes Jahr vertreten ist.

Ausgewählte Vorträge in der jüngsten Vergangenheit

  • “Static taint analysis: The key to safe and secure software“
    Embedded Testing, Februar 2025, München
  • “Sound signal-flow analysis to meet legislation requirements for exhaust-control systems”
    VDA Automotive SYS Conference, Juli 2024, Berlin
  • “Satisfying real-time requirements on multi-core processors”
    Airtec, Oktober 2023, Augsburg

Ausgewählte Veröffentlichungen

  • Sound Signal Flow Analysis for C/C++. D. Kästner, L. Mauborgne, S. Hahn, S. Wilhelm, J. Herter, C. Cullmann, C. Ferdinand. Embedded World Congress 2025, Nuremberg.
  • Benchmarking Static Code Analyzers. J. Herter, D. Kästner, C. Mallon, R. Wilhelm. In SAFECOMP’17: Proceedings of the International Conference on Computer Safety, Reliability and Security, Trento, 2017. Springer LNCS, Heidelberg.
  • Designing Test Suites for Benchmarking Static Code Analyzers. J. Herter, C. Mallon, D. Kästner. Embedded World Congress, Nuremberg, 2017.
  • Timing-Predictable Memory Allocation in Hard Real-Time Systems.
    J. Herter. PhD Thesis. Saarland University, 2014.
  • PRADA: Predictable Allocations by Deferred Actions. F. Haupenthal, J. Herter. Proceedings of the 13th International Workshop on Worst-Case Execution-Time Analysis (WCET 2013, ECRTS Satellite Workshop).
  • CAMA: A Predictable Cache-Aware Memory Allocator. J. Herter, P. Backes, F. Haupenthal, J. Reineke. Proceedings of the 23rd Euromicro Conference on Real-Time Systems (ECRTS ’11), Porto, Portugal, July 2011.