Dr.-Ing. Jörg Herter

Dr.-Ing. Jörg Herter

Curriculum vitæ

Jörg Herter studierte Informatik an der Universität des Saarlandes und promovierte dort zum Doktor der Ingenieurwissenschaften. Er forschte sowohl an der Universität des Saarlandes als auch der Hochschule für Technik und Wirtschaft des Saarlandes (HTWdS). Sein derzeitiges Arbeitsgebiet umfaßt das Thema funktionale Sicherheit sowie die formale Validierung und Verifikation sicherheitskritischer Software.

Jörg Herter arbeitet als leitender technischer Berater bei AbsInt und hält regelmäßig Vorlesungen über statische Programmanalyse, eingebettete Systeme und Übersetzerbau an der Hochschule für Technik und Wirtschaft des Saarlandes sowie an der Universität Luxemburg. Sie treffen ihn auch immer wieder auf den vielen Messen, Konferenzen und Ausstellungen, auf denen AbsInt jedes Jahr vertreten ist.

Ausgewählte Veröffentlichungen

  • J. Herter, D. Kästner, C. Mallon, R. Wilhelm. Benchmarking Static Code Analyzers. In SAFECOMP’17: Proceedings of the International Conference on Computer Safety, Reliability and Security, Trento, 2017. Springer LNCS, Heidelberg.
  • J. Herter, C. Mallon, D. Kästner. Designing Test Suites for Benchmarking Static Code Analyzers. Embedded World Congress, Nürnberg, 2017.
  • J. Herter. Timing-Predictable Memory Allocation in Hard Real-Time Systems. PhD Thesis. Saarland University, 2014.
  • F. Haupenthal, J. Herter. PRADA: Predictable Allocations by Deferred Actions. Proceedings of the 13th International Workshop on Worst-Case Execution-Time Analysis (WCET 2013).
  • J. Herter, P. Backes, F. Haupenthal, J. Reineke. CAMA: A Predictable Cache-Aware Memory Allocator. Proceedings of the 23rd Euromicro Conference on Real-Time Systems (ECRTS ’11), Porto, Portugal, July 2011.