Neues zu Produkten

  • Release 19.04 von allen Produkten ist da
  • StackAnalyzer, ValueAnalyzer und TimingProfiler unterstützen jetzt MCS251 und dsPIC33E
  • Neues Eclipse-Plugin für Astrée und RuleChecker jetzt erhältlich
  • Unsere neuen Distributoren:
    PiTask in der Türkei,
    Phaedrus für Großbritannien,
    Indes für Benelux und EDAWAY für Italien
  • TimeWeaver unterstützt jetzt PowerPC, ARM und TriCore
  • StackAnalyzer und ValueAnalyzer unterstützen nun 64-Bit-PowerPCs, -x86s und -ARM.
  • aiT jetzt erhältlich für Cortex-M0, Cortex-M1, ARM7TDMI, ST SPC58 uvm.

Aktuelle Projekte

  • ARGO
    WCET-bewußte Parallelisierung modellbasierter Anwendungen für heterogene parallele Systeme
  • ARAMiS II
    Werkzeuge, Plattformen und Prozesse für die Entwicklung von sicherheitskritischen Multicoresystemen
  • ASSUME
    Erschwingliche sichere Entwicklungs­methoden
  • EMPHASE
    Energiesparende Multi-Prozessorplattform für hoch­automatisiertes elektrisches Fahren

→

Anstehende Termine

  • Embedded Testing 2019
    München, 1.–4. Juli
  • Forum Safety & Security 2019
    Sindelfingen, 8.–10. Juli
  • ISO 26262
    Stuttgart, 30. September–2. Oktober

→

Pressemitteilungen

→

Medienberichte

  • Medizin-Elektronik 02/2019
    „Von der Vision zur Wirklichkeit“
  • Elektronik automotive 9/2018
    „Der perfekte Compiler“ (PDF)
  • Funktionale Sicherheit 7/2015
    „Multicore-CPUs in sicherheits­kritischen Echtzeit­systemen“ (PDF)
  • Elektronik embedded 2014
    „Echtzeitanalyse für softwaregesteuerte Systeme“ (PDF)
  • Elektronik automotive 3/2014
    „Schwere Fehler sicher ausschließen“ (PDF)

→


Neueste Veröffentlichungen

  • D. Kaestner, X. Leroy, S. Blazy, B. Schommer, M. Schmidt, C. Ferdinand. Closing the gap — the formally verified optimizing compiler CompCert. Proceedings of the 25th Safety-Critical System Symposium SSS 2017, Bristol, UK.
  • B. Dreyer, C. Hochberger, A. Lange, S. Wegener and A. Weiss. Continuous non-intrusive hybrid WCET estimation using waypoint graphs (PDF, 660kB). Proceedings of the 16th International Workshop on Worst-Case Execution-Time Analysis (WCET 2016).
  • H. Falk, S. Altmeyer, P. Hellinckx, B. Lisper, W. Puffitsch, C. Rochange, M. Schoeberl, R. Bo Sørensen, P. Waegemann and S. Wegener. TACLeBench: a benchmark collection to support worst-case execution time research (PDF, 443kB). Proceedings of the 16th International Workshop on Worst-Case Execution-Time Analysis (WCET 2016).
  • M. Schoeberl, S. Abbaspour, B. Akesson, N. Audsley, R. Capasso, J. Garside, K. Goossens, S. Goossens, S. Hansen, R. Heckmann, S. Hepp, B. Huber, A. Jordan, E. Kasapaki, J. Knoop, Y. Li, D. Prokesch, W. Puffitsch, P. Puschner, A. Rocha, C. Silva, J. Sparsø, and A. Tocchi. T-CREST: time-predictable multi-core architecture for embedded systems. Journal of Systems Architecture, 61/2015, pp. 449–471.